양방향 전력 전송 공진형 CLLC 컨버터 설계 절차 및 제어기 분석

이 문서는 11kW 양방향 CLLC 컨버터 설계 절차와 제어기 분석을 설명합니다. 설계는 Infineon Technologies의 애플리케이션 노트(AN-2024-06, Revision V1.01, 2024-07-10)를 기반으로 하며, FHA(First Harmonic Approximation) 방법을 사용합니다. SiC MOSFET(IMZ120R030M1H)을 활용해 ZVS(Zero Voltage Switching) 및 **동기 정류(SR)**로 효율을 극대화합니다. 공진 탱크 파라미터(L1, C1, Lm, L2, C2)와 전압 게인 계산,  정전압(CV) 및 정전류(CC) 모드의 제어기 설계가 포함됩니다.

양방향 CLLC 컨버터

양방향 CLLC 컨버터 동작 원리

양방향 CLLC 컨버터는 공진 탱크(L1, C1, Lm, L2, C2)와 고주파 트랜스포머(HFT)를 사용해 양방향 전력 전달을 수행합니다. 반 스위칭 주기 동안 3가지 상태로 동작하며, ZVS로 스위칭 손실을 최소화합니다 (AN-2024-06, 페이지 4-8, 그림 2-5).

• 상태 1 (전력 전달): 1차 측 스위치(S1/S2 온)로 공진 탱크를 통해 전력 전달. 2차 측은 동기 정류(SR) 스위치(Ss3/Ss4)로 정류. 공진 전류(I_ab, I_cd)가 HFT를 통해 흐름.

• 상태 2 (프리휠링): 스위칭 주파수(fs) < 공진 주파수(fr)일 때 발생. 공진 탱크 에너지 순환, 출력 전류 감소.

• 상태 3 (데드 타임): 모든 스위치 오프, SiC MOSFET의 기생 커패시터 충/방전으로 ZVS 준비.

• 스위칭 주파수 영향 (표 1):
  • fs > fr: 벅 모드, 부분 전력 전달, 하드 스위칭.
  • fs = fr: 공진 주파수 동작, 최대 효율.
  • fs < fr: 부스트 모드, 프리휠링으로 손실 증가.

• 근거: AN-2024-06, 페이지 4-8, 2.1절; 그림 2-5, 표 1

 

설계 사양

• 입력 전압: 700~800V (공칭 750V)
• 출력 전압: 550~800V ( привязка 600V)
• 공진 주파수: 73kHz
• 출력 전력: 11kW
• 참조: AN-2024-06, 페이지 10, 표 2

설계 단계

1. 트랜스포머 턴 비율(n) 계산

입력/출력 공칭 전압으로 턴 비율을 계산합니다.

• 전진 모드: $$ n_f = \frac{V_{in}}{V_{out}} = \frac{750}{600} = 1.25 $$
• 역방향 모드: $$ n_r = \frac{V_{in}}{V_{out}} = \frac{600}{750} = 0.8 $$
• 근거: AN-2024-06, 페이지 10, Step 1

2. 전압 이득(Mg) 계산

최소/최대 전압 이득을 구합니다.

• 순방향 모드:
  • 최소: $$ Mg_{min} = \frac{n_f \cdot V_{out,min}}{V_{in,max}} = \frac{1.25 \cdot 550}{800} = 0.86 $$
  • 최대: $$ Mg_{max} = \frac{n_f \cdot V_{out,max}}{V_{in,min}} = \frac{1.25 \cdot 800}{700} = 1.43 \approx 1.5 $$
• 역방향 모드:
  • 최소: $$ Mg_{min} = \frac{n_r \cdot V_{out,min}}{V_{in,max}} = \frac{0.8 \cdot 700}{800} = 0.7 $$
  • 최대: $$ Mg_{max} = \frac{n_r \cdot V_{out,max}}{V_{in,min}} = \frac{0.8 \cdot 800}{550} = 1.164 $$
• 근거: AN-2024-06, 페이지 10, Step 2; 그림 10

3. 인덕턴스 비율(k)과 품질 인자(Q) 선택

공진 탱크의 k(Lm/L1)와 Q(√(L1/C1)/Ro)를 선택합니다.

• 선택: k = 4.45, Q = 0.3984 (Q 범위: 0.2~0.4)
• 설명: k가 작으면 전압 이득이 공진 주파수(73kHz) 근처에서 최대, k가 크면 주파수 범위(40~250kHz) 확장.
• 근거: AN-2024-06, 페이지 9, Step 3; 그림 8

4. 등가 저항(Ro) 계산

FHA로 1차 측 등가 저항을 계산합니다.

        $$ Ro = \frac{8n^2}{\pi^2} \cdot \frac{V_{out}^2}{P} = \frac{8 \cdot 1.25^2}{\pi^2} \cdot \frac{600^2}{11000} = 41.45 , \Omega $$

• 근거: AN-2024-06, 페이지 7, Equation 1; 페이지 10, Step 4

5. 1차 공진 탱크 커패시터(C1) 계산

Q와 공진 주파수로 C1을 구합니다.

       $$ C1 = \frac{1}{2\pi Q f_r Ro} = \frac{1}{2 \cdot \pi \cdot 0.3984 \cdot 73 \times 10^3 \cdot 41.45} = 132 , \text{nF} $$

• 근거: AN-2024-06, 페이지 10, Step 5

6. 1차 공진 탱크 인덕터(L1) 계산

공진 주파수 공식으로 L1을 계산합니다.

       $$ L1 = \frac{1}{(2\pi f_r)^2 C1} = \frac{1}{(2 \cdot \pi \cdot 73 \times 10^3)^2 \cdot 132 \times 10^{-9}} = 36 , \mu\text{H} $$

• 근거: AN-2024-06, 페이지 10, Step 6

7. 자화 인덕턴스(Lm) 계산

k를 사용해 Lm을 구합니다.

       $$ Lm = k \cdot L1 = 4.45 \cdot 36 \times 10^{-6} = 160.2 , \mu\text{H} $$

• 근거: AN-2024-06, 페이지 11, Step 7

8. 공진 탱크 비율(a, b) 설정

비대칭 설계를 위해 a(n²L2/L1), b(C2/(n²C1))를 가정합니다.

• 가정: a = 0.95, b = 1.052 (ab ≈ 1)
• 근거: AN-2024-06, 페이지 11, Step 8

9. 2차 공진 탱크 인덕터(L2)와 커패시터(C2) 계산

a와 b로 L2, C2를 계산합니다.

      $$ L2 = \frac{a L1}{n^2} = \frac{0.95 \cdot 36 \times 10^{-6}}{1.25^2} = 22 , \mu\text{H} $$

       $$ C2 = n^2 b C1 = 1.25^2 \cdot 1.052 \cdot 132 \times 10^{-9} = 216 , \text{nF} $$

• 근거: AN-2024-06, 페이지 11, Step 9

10. 입력 전류(Iab) 계산

입력 임피던스(Zin)로 피크 전류를 구합니다.

• Zin(40kHz) ≈ 26.1Ω, Zin(250kHz) ≈ 123.6Ω

        $$ I_{ab,p}(40\text{kHz}) = \frac{800}{26.1} = 30.66 , \text{A} $$

        $$ I_{ab,p}(250\text{kHz}) = \frac{800}{123.6} = 6.47 , \text{A} $$

• 근거: AN-2024-06, 페이지 11, Step 10

11. 공진 탱크 전압 스트레스 계산

40kHz에서 부품 전압을 계산합니다.

       $$ V_{C1} = \frac{I_{ab,rms}}{2\pi f_s C1} = \frac{30.66 / \sqrt{2}}{2\pi \cdot 40 \times 10^3 \cdot 132 \times 10^{-9}} = 653 , \text{V} $$

        $$ V_{C2} = \frac{I_{cd,rms}}{2\pi f_s C2} = \frac{(30.66 / \sqrt{2}) / 1.25}{2\pi \cdot 40 \times 10^3 \cdot 216 \times 10^{-9}} = 320 , \text{V} $$

        $$ V_{L1} = 2\pi f_s L1 I_{ab,rms} = 2\pi \cdot 40 \times 10^3 \cdot 36 \times 10^{-6} \cdot (30.66 / \sqrt{2}) = 196 , \text{V} $$

         $$ V_{L2} = 2\pi f_s L2 I_{cd,rms} = 2\pi \cdot 40 \times 10^3 \cdot 22 \times 10^{-6} \cdot ((30.66 / \sqrt{2}) / 1.25) = 96 , \text{V} $$

• 근거: AN-2024-06, 페이지 12, Step 11

12. 데드 타임 계산

ZVS를 위해 데드 타임을 계산합니다.

• 조건: $$ \frac{1}{2} (Lm + L1) I_{m,peak}^2 > \frac{1}{2} (2 C_{DS}) V_{ab}^2 $$
• 계산: $$ t_{dead} > 1.75 \cdot 2 \cdot (t_c + t_d + t_{diode}) \approx 300 , \text{ns} $$ (SiC MOSFET 기준)
• 근거: AN-2024-06, 페이지 13, Step 12; 참조 [3]

제어기 분석

1. 정전압(CV) 모드 1P1Z 컨트롤러

• 목적: 출력 전압을 안정화.
• 전달 함수: 페이지 14의 전압 이득 식을 기반으로 계산.

               $$ \frac{n V_{out}}{V_{in}} = \frac{-j \omega_s^3 \left( \frac{21.29}{\omega_{r1}^3} \right)}{\omega_s^4 \left( \frac{5.45}{\omega_{r1}^4} \right) - j \omega_s^3 \left( \frac{26.011}{\omega_{r1}^3} \right) - \omega_s^2 \left( \frac{6.45}{\omega_{r1}^2} \right) + j \omega_s \left( \frac{4.7818}{\omega_{r1}} \right) + 1} $$

• • 폴 위치: (-2.76×10⁴ ± j1.58×10⁵, 감쇠 0.172), (-2.89×10⁵ ± j3.01×10⁵, 감쇠 0.694).
• 분석: 오픈 루프는 안정하나, 단위 피드백 폐루프는 불안정(지속 진동). 1P1Z 컨트롤러로 안정성 개선.
  • 컨트롤러: $$ G_C(s) = k \frac{s + z}{s + p} $$ (k=0.01, z=200, p=0.01)
  • 결과: 보드 플롯(그림 15)에서 위상 마진 개선, 스텝 응답(그림 16)에서 안정성 확보. 정착 시간 약 0.5s (페이지 22, 그림 24).
• 근거: AN-2024-06, 페이지 14-16, 3.1절; 그림 12, 15, 16

2. 정전류(CC) 모드 1P1Z 컨트롤러

• 목적: 출력 전류(18.33A)를 안정화.
• 전달 함수: 페이지 17에서 유도.

              $$ \frac{I_{cd}}{n I_{ab}} = \frac{Z_m}{Z_m + Z_2 + Ro} $$

• • Ro=73.7Ω 기준으로 계산.
• 분석: 유사한 1P1Z 컨트롤러 사용.
  • 컨트롤러: $$ G_C(s) = k \frac{s + z}{s + p} $$ (k=250, z=400, p=1)
  • 결과: 보드 플롯(그림 20)에서 안정성 확인, 스텝 응답(그림 18)에서 정착 시간 약 0.25s (페이지 23, 그림 25).
• 근거: AN-2024-06, 페이지 17-18, 3.2절; 그림 17, 18, 20

3. 동기 정류(SR) 제어

• 목적: 2차측 스위치의 **동기 정류(SR)**로 전도/스위칭 손실 감소, 효율 향상.
• 방법:
  • 이론적 계산: 위상 차(δ = ∠Z_ab + ∠(I_ab/I_cd))를 공진 탱크 파라미터로 추정 (페이지 19).

               $$ \angle \frac{n I_{ab}}{I_{cd}} = \tan^{-1} \left( \frac{\omega_s b}{\omega_{r1} Q} \cdot \frac{1}{1 - \left( \frac{\omega_s}{\omega_{r1}} \right)^2} \right) $$

• • 센서 기반: 전류 트랜스포머(CT) 또는 공진 인덕터 전압 적분으로 I_cd 제로 크로싱 감지 (페이지 20-21).
• 분석: **동기 정류(SR)**는 I_cd 제로 크로싱과 동기화해야 순환 전류 방지. 보드 플롯(그림 21)에서 30kHz 이상은 인덕티브 영역(ZVS 가능), 이하는 커패시티브 영역(손실 증가). 효율 98.7% 달성 (페이지 26, 그림 30).
• 근거: AN-2024-06, 페이지 19-21, 3.3절; 그림 21, 22; 참조 [4-5]

검증 및 주의사항

• 시뮬레이션: PLECS로 CV/CC 모드 확인, 효율 98.7% (동기 정류(SR) 적용). 공진 탱크 파형(그림 27), 스위치 손실(그림 29) 분석 (페이지 22-26).
• 팁:
  • MATLAB/PLECS로 전압 게인 곡선 검증 (그림 8, 10).
  • SiC MOSFET과 **동기 정류(SR)**로 저부하 효율 향상.
  • FHA는 근사, 하드웨어 테스트 필수.
• 주의: 역방향 모드는 n_r=0.8로 계산. 전압 스트레스(예: VC1=653V) 고려.

참조 문헌

1. Infineon Technologies, “Operation and modeling analysis of a bidirectional CLLC converter, REF-DAB11KIZSICSYS,” Application Note AN-2024-06, Revision V1.01, 2024-07-10.

infineon-operation-and-modeling-analysis-of-a-bidirectiona-cllc-converter-applicationnotes-en.pdf

1.72MB