PSFB(Phase-Shifted Full-Bridge) 컨버터 설계 절차

1. 설계 사양 정의

PSFB(Phase-Shifted Full-Bridge) 컨버터 설계의 첫 단계는 시스템 사양을 명확히 정의한다.

항목	값
입력 전압 범위	최소: 320 V, 공칭: 360 V, 최대: 400 V (DC)
출력 전압 ($V_{out}$)	48 V
출력 전력 ($P_{out}$)	1000 W
최대 출력 전류 ($I_{out}$)	20.83 A
효율 목표 ($\eta$)	≥ 96%
스위칭 주파수 ($f_s$)	100 kHz
기타 요구사항	ZVS(Zero Voltage Switching) 보장, 소형화, EMI/EMC 규격 준수 (EN55032), 열적 안정성

2. PSFB 컨버터의 구조와 동작 원리

2.1 구조

PSFB 컨버터는 다음과 같은 구성 요소로  이루어진다.

 

출처: 로옴 코리아

 

• 스위칭 회로: 풀 브리지 MOSFET (Q1, Q2, Q3, Q4).
• 변압기: 1차 권선 ($N_p$), 2차 권선 ($N_s$), 턴 비율 ($n = \frac{N_p}{N_s}$).
• 공진 인덕터: 외부 인덕터 ($L_r$) 또는 변압기 누설 인덕턴스 활용.
• 정류 회로: 풀 브리지 다이오드 또는 동기 정류.
• 출력 필터: 출력 인덕터 ($L_{out}$), 출력 커패시터 ($C_{out}$).

2.2 동작 원리

PSFB 컨버터는 위상 천이 제어를 통해 ZVS를 구현하며, 다음과 같은 동작 모드를 가진다.

• 위상 천이 제어: 대각선 스위치 쌍(Q1-Q4, Q2-Q3)의 듀티 사이클을 조절하여 출력 전압을 제어.
• ZVS 조건: 공진 인덕터와 MOSFET의 기생 커패시턴스를 활용해 스위칭 손실 최소화.
• 동작 주파수: 고정된 스위칭 주파수 ($f_s$)에서 동작.

• 참고 자료: https://techweb.rohm.co.kr/product/power-device/si/12444/

2.3 전압 이득

PSFB 컨버터의 전압 이득은 다음과 같다.

$$
V_{out} = \frac{V_{in} \cdot D_{eff} \cdot N_s}{N_p}
$$

여기서 $D_{eff}$는 유효 듀티 사이클로, 위상 천이 각도에 따라 결정됩니다.

3. 설계 절차

3.1 변압기 턴 비율 ($n$) 계산

변압기 턴 비는 최소 입력 전압($V_{in,min}$)에서 목표 출력 전압을 확보할 수 있도록 설계해야 한다. 최대 유효 듀티($D_{eff}$)를 0.9로 설정하여 계산한다.

$$n = \frac{N_p}{N_s} = \frac{V_{in,min} \cdot D_{eff}}{V_{out} + V_f}$$

예시: $V_{in,min} = 320\,V$, $V_{out} = 48\,V$, $V_f = 0.7\,V$, $D_{eff} = 0.9$.

$$n = \frac{320 \cdot 0.9}{48.7} \approx 5.91$$

안정적인 전압 제어를 위해 $n = 5.9$를 선택한다.

3.2 최대 이득 계산

최소 입력 전압에서의 이득:

최소 입력 전압에서의 이득 $M_{max}$는 설계된 $n$값에 따라 결정된다.

$$M_{max} = \frac{(V_{out} + V_f) \cdot n}{V_{in,min} \cdot D_{eff}}$$

예시: $V_{in,min} = 320\,V$, $V_{out} = 48\,V$, $n = 5.9$, $D_{eff} = 0.9$.

$$M_{max} = \frac{48.7 \cdot 5.9}{320 \cdot 0.9} \approx 1.0$$

 

 

$M_{max}$ 계산의 주요 목적

컨버터는 입력 전압이 낮아지면 듀티 사이클($D$)을 높여 출력 전압을 일정하게 유지한다. $M_{max}$ 계산은 입력 전압이 가장 낮은 $V_{in,min}$일 때, 제어기가 낼 수 있는 최대 듀티($D_{max}$) 범위 내에서 목표 전압($V_{out}$)에 도달할 수 있는지 확인하는 과정이다.

• 조건: 유효 듀티($D_{eff}$)는 물리적으로 $1.0(100%)$을 넘을 수 없으며, PSFB에서는 데드타임과 위상 천이 한계로 인해 통상 $0.8 \sim 0.9$가 한계이다.
• 판정: 계산된 $M_{max}$가 $1.0$보다 크다면, 해당 설계(권선비 $n$)로는 입력 전압이 낮을 때 절대 목표 전압을 만들 수 없다는 뜻이다.

만약 $n=7$로 계산되었을 때 $M_{max}$가 $1.17$이 나왔다면

$$M_{max} = \frac{V_{out} \cdot n}{V_{in,min} \cdot D_{eff}} = \frac{48 \cdot 7}{320 \cdot 0.9} \approx 1.17$$

이 수치가 $1.0$을 초과했다는 것은 "이 설계대로 만들면 입력이 $320\,V$일 때 출력은 절대로 $48\,V$가 나올 수 없다"는 것을 사전에 경고하는 것이다. 즉, $M_{max}$ 계산을 통해 $n$값을 낮추어야 한다는 설계 수정 방향을 잡을 수 있다.

1. 전압 변동률(Line Regulation): 입력 전압이 $320\,V \sim 400\,V$로 변하더라도 출력을 $48\,V$로 고정할 수 있는 능력을 보증한다.
2. 듀티 손실(Duty Cycle Loss) 고려: 변압기 누설 인덕턴스에 의한 듀티 손실을 감안하고도 제어 마진이 남아있는지 확인시켜 준다.

최대 이득 계산은 설계를 진행하기 위한 '검증 도구'이다. $M_{max} \le 1.0$을 만족하도록 설계해야만 실제 하드웨어를 제작했을 때 모든 입력 범위에서 정상 동작을 보장할 수 있다.

 

3.3 등가 부하 저항 ($R_{ac}$) 계산

PSFB는 PWM 기반 컨버터이므로, 출력 부하를 1차 측으로 환산할 때 권선비의 제곱을 사용한다. 

$$R_{load} = \frac{V_{out}^2}{P_{out}} = \frac{48^2}{1000} = 2.304\,\Omega$$

$$R_{pri} = n^2 \cdot R_{load} = 5.9^2 \cdot 2.304 \approx 80.2\,\Omega$$

3.4 공진 인덕터 ($L_r$) 설계

ZVS 범위를 결정하는 1차 측 피크 전류($I_{pk}$)는 출력 전류가 1차 측으로 반사된 값이다.

$$I_{pk} \approx \frac{I_{out}}{n} = \frac{20.83}{5.9} \approx 3.53\,A$$

ZVS 보장을 위한 공진 인덕턴스는 스위치의 기생 커패시턴스($C_{oss}$) 에너지를 방전할 수 있는 크기로 산정한다. 듀티 손실($D_{loss}$)을 0.1로 가정할 때 식은 다음과 같다.

$$L_r = \frac{V_{in,min} \cdot D_{loss}}{4 \cdot I_{pk} \cdot f_s} = \frac{320 \cdot 0.1}{4 \cdot 3.53 \cdot 100,000} \approx 22.6\,\mu H$$

3.5 변압기 설계

1차 권선 턴 수($N_p$) 계산:

$$N_p = \frac{V_{in,min} \cdot 10^8}{4 \cdot f_s \cdot B_{max} \cdot A_e} = \frac{320 \cdot 10^8}{4 \cdot 100,000 \cdot 0.2 \cdot 1.5} \approx 26.6$$

정수화를 위해 $N_p = 30$ 선택 시, $N_s = N_p / n = 30 / 5.9 \approx 5$로 설계한다.

3.6 출력 필터 설계

PSFB의 출력 리플 주파수는 스위칭 주파수의 2배인 **$2f_s = 200\,kHz$**를 적용한다.

3.6.1 출력 인덕터 ($L_{out}$)

리플 전류 $\Delta I_L = 4.17\,A$ 기준:

$$L_{out} = \frac{V_{out} \cdot (1 - D_{eff})}{2 \cdot f_s \cdot \Delta I_L} = \frac{48 \cdot (1 - 0.9)}{200,000 \cdot 4.17} \approx 5.76\,\mu H$$

3.6.2 출력 커패시터 ($C_{out}$)

리플 전압 $\Delta V_{out} = 0.1\,V$ 기준:

$$C_{out} = \frac{\Delta I_L}{8 \cdot (2f_s) \cdot \Delta V_{out}} = \frac{4.17}{8 \cdot 200,000 \cdot 0.1} \approx 26\,\mu F$$

마진과 과도 응답을 고려하여 470 $\mu$F ~ 680 $\mu$F를 선정한다.

마진을 고려해 680 μF, 63 V 선택.

리플 전류율($r$)의 선정 

출력 인덕터에 흐르는 전류는 직류 성분과 스위칭에 의한 교류 성분(리플)의 합으로 구성된다. 이때 리플 전류의 크기를 결정하는 리플 전류율($r$)은 일반적으로 정격 전류의 20% ~ 40% 범위에서 선정한다.

• $r = 0.2$ (20%) 선정 이유:
  • 효율성: 리플 전류가 작을수록 스위치 및 인덕터의 도통 손실($I^2 R$)과 피크 전류($I_{pk}$)가 낮아져 전체적인 효율이 향상됨.
  • EMI 저감: 전류 리플이 작으면 출력 전압 리플($\Delta V_{out}$)도 줄어들어 노이즈 특성이 유리해짐.
  • 단점: 리플을 줄이기 위해 인덕턴스($L_{out}$) 값이 커져야 하므로 인덕터의 부피와 무게가 증가하고 과도 응답 특성이 느려짐.

본 설계안에서는 시스템의 효율과 노이즈 저감을 우선시하여 리플 전류율을 **20% ($r=0.2$)**로 설정하였다.

$$\begin{aligned} \Delta I_L &= I_{out} \times r \\ &= 20.833\,\text{A} \times 0.2 \\ &\approx 4.1666 \dots \approx 4.17\,\text{A} \end{aligned}$$

따라서 $4.17,\text{A}$라는 수치는 "최대 출력 전류 20.83 A의 20%를 리플로 허용하겠다"는 설계 의도가 반영 되었다.

만약 소형화를 위해 인덕터 크기를 줄이고 싶다면 이 비율을 30~40%($6.25 \sim 8.33\,\text{A}$)로 높여서 재설계할 수 있다.

3.7 스위치 및 정류기

• MOSFET: 1차 측 피크 전류 $3.53\,A$ 및 전압 마진 고려 시 600 V, 20 A급 (IPP60R180P7 등) 선정.
• 정류기: 2차 측 피크 전압($V_{in,max}/n \approx 68V$) 고려 시 150 V, 40 A급 Schottky 선정.

4. 제어 회로 및 검증

• 컨트롤러: TI UCC28950 (위상 천이 PWM 제어).
• 시뮬레이션: LTspice로 ZVS, 출력 리플, 효율 검증.
• 테스트: 입력 전압 및 부하 변화 테스트, EMI/EMC 준수 확인.

5. 결론

PSFB 컨버터의 최종 설계 결과는 다음과 같다. 본 설계는 최소 입력 전압($320\,V$)에서도 정격 출력($48\,V$)을 안정적으로 유지하며, 유효 듀티 손실 및 ZVS 범위를 최적화하도록 산출되었다.

항목	설계값	비고
변압기 권선비 ($n$)	5.9	$N_p : N_s \approx 6 : 1$
변압기 권수 ($N_p / N_s$)	30 / 5	EER40 코어 기준 ($B_{max}=0.2\,T$)
공진 인덕터 ($L_r$)	$22.6\,\mu H$	$D_{loss}=0.1$, $I_{pk}=3.53\,A$ 기준
출력 인덕터 ($L_{out}$)	$5.76\,\mu H$	리플 주파수 $200\,kHz$ 반영
출력 커패시터 ($C_{out}$)	$680\,\mu F / 63\,V$	Low ESR 전해 커패시터 선정